S-SiCapTM Interposer IP
愛普運用DRAM製程工藝中內含電容的特性,提供內含S-SiCapTM Interposer方案。相較於DTC方案,愛普提供的S-SiCapTM Interposer 有較低的電容高度可以實現較薄的中介層厚度並減少TSV寄生電阻與電容值。
Key Features
- S-SiCapTM IP Cap. Density: 1200nF/mm^2
- Max. operation voltage: 1.5V
- Equivalent Serial Inductor (ESL): <0.2pH
- Equivalent Serial Resistance (ESR): 0.7Ω
- Insulation : >10GΩ